TPU
Pourquoi c’est important
En profondeur
Le TPU part d'une observation : l'apprentissage profond, c'est surtout de la multiplication matricielle, donc la puce la plus rapide pour ça est celle qui fait de la multiplication matricielle et aussi peu d'autre chose que possible. Là où un GPU porte des milliers de cœurs souples plus des caches, des ordonnanceurs et des décodeurs d'instructions, un TPU retire l'essentiel de ça et consacre son silicium à d'énormes matrices de multiplication-accumulation alimentées directement par de la mémoire à large bande passante. Google a déployé le premier TPU à l'interne en 2015 pour faire de l'inférence, et a itéré à peu près tous les deux ans depuis : les v2 à v4 ont porté la conception à des pods de plusieurs milliers de puces pour l'entraînement, les v5p et v6 (Trillium) ont poussé l'échelle des pods plus loin, et la v7 (Ironwood, annoncée en 2025) est la première génération bâtie principalement pour l'inférence. Il en résulte la plus ancienne solution de rechange à grande échelle au matériel NVIDIA pour l'entraînement de pointe — chaque génération de Gemini a été entraînée sur des TPU, et pendant des années rien d'autre en dehors de NVIDIA n'a entraîné de modèles à ce niveau, jusqu'à ce que Trainium d'Amazon atteigne une échelle comparable : Anthropic rapporte entraîner et servir Claude sur plus d'un million de puces Trainium2.
Comment fonctionne un réseau systolique
Le cœur d'un TPU, c'est l'unité de multiplication matricielle (MXU), un réseau systolique — une grille de dizaines de milliers d'éléments simples de multiplication-accumulation câblés directement à leurs voisins. Les poids sont chargés d'avance dans la grille; les activations entrent ensuite par un côté et traversent le réseau selon un rythme régulier, chaque élément multipliant, additionnant et passant son résultat plus loin. Comme les données circulent de voisin à voisin plutôt qu'à travers une hiérarchie de caches, presque aucun silicium n'est dépensé en caches, prédicteurs de branchement ou décodage d'instructions, si bien que la puce consacre presque toute sa surface et son énergie à l'arithmétique. Le compromis, c'est la rigidité : le réseau n'est efficace que lorsque le compilateur peut découper la charge en grandes multiplications matricielles denses — ce qui est exactement en quoi consistent l'entraînement et l'inférence des transformers. Autour de la MXU se trouvent une unité vectorielle pour les calculs élément par élément, une unité scalaire pour le flux de contrôle et des piles de mémoire à large bande passante, et depuis la deuxième génération les puces calculent en bfloat16, un format à précision réduite que Google a introduit avec le TPU et qui a lancé l'ère moderne de la précision mixte.
De la v1 à Ironwood
Chaque génération de TPU a suivi la même trajectoire : plus de calcul par puce, plus de bande passante mémoire et un pod plus grand. La v1 de 2015 servait uniquement à l'inférence, un accélérateur 8 bits qui servait discrètement des charges de production de Google — Google a plus tard révélé que les matchs d'AlphaGo en 2016 tournaient sur des TPU. Le TPU v2 (2017) a ajouté l'entraînement en virgule flottante et introduit le pod : 256 puces reliées par une interconnexion sur mesure pour se comporter comme une seule machine, un plan précurseur de l'entraînement distribué à grande échelle. La v3 (2018) a doublé la mise avec des pods de 1 024 puces et un refroidissement liquide, et la v4 (2021) a atteint 4 096 puces par pod avec des liens optiques reconfigurables entre elles. La génération v5 de 2023 s'est scindée en deux — la v5e optimisée pour le coût et la v5p haut de gamme — suivies de la v6 (Trillium) en 2024 et de la v7 (Ironwood) en 2025, qui entasse 9 216 puces dans un seul pod évalué à 42,5 exaFLOPS et est le premier TPU bâti principalement pour l'inférence plutôt que pour l'entraînement.
La pile logicielle
Le matériel n'est que la moitié de l'histoire; l'autre moitié, c'est XLA, le compilateur de Google, qui prend un graphe de modèle et le projette sur les réseaux systoliques. La pile de première génération présumait TensorFlow, et TensorFlow demeure de premier plan, mais l'écosystème s'est depuis centré sur JAX, dont le style fonctionnel s'accorde bien avec XLA, PyTorch étant pris en charge par la passerelle PyTorch/XLA. C'est ici que les TPU diffèrent véritablement des GPU : CUDA de NVIDIA a une décennie de bibliothèques, de noyaux et de savoir institutionnel derrière lui, tandis que tout sur un TPU passe par un compilateur de graphe complet. Quand le compilateur traite proprement le modèle — les architectures de transformer standards se qualifient habituellement — l'utilisation est excellente, souvent meilleure que sur GPU. Quand le modèle a des opérations exotiques ou des formes dynamiques, les développeurs peuvent passer des jours à amadouer XLA, et c'est pourquoi choisir les TPU est autant une décision logicielle que matérielle et a sa place dans tout plan sérieux d'infrastructure d'IA.
Vous ne pouvez pas en acheter un
Une idée fausse tenace veut que le TPU soit la réponse de Google au GPU au même sens — une carte que vous pouvez commander et monter dans vos propres serveurs. Ce n'est pas le cas. Google n'a jamais vendu de TPU comme matériel distinct (la seule exception étant le petit coprocesseur Edge TPU pour appareils embarqués), donc l'unique façon d'utiliser un TPU complet, c'est de louer une tranche de pod sur Google Cloud. Ça façonne tout de l'adoption : il n'y a pas de grappe TPU sur place, pas de marché de l'occasion, et aucun moyen d'en comparer un à un GPU dans un laboratoire privé. Ça veut aussi dire que Google contrôle toute la pile, du silicium au centre de données, ce qui explique en partie pourquoi l'économie fonctionne. La leçon plus large que l'industrie a tirée du TPU, c'est que le silicium sur mesure est viable : Groq a été fondée par l'ingénieur qui a lancé le projet TPU, et Amazon, Microsoft, Meta et OpenAI ont tous depuis lancé leurs propres projets de puces d'IA.
Qui utilise vraiment les TPU
Le locataire principal, c'est Google lui-même : Google DeepMind entraîne et sert chaque génération de Gemini sur des pods de TPU, avec le reste des modèles de production de Google, et les TPU ont historiquement soutenu des systèmes comme AlphaGo et AlphaFold. Le signal le plus intéressant, c'est qui d'autre se présente. Anthropic exécute Claude sur des TPU à très grande échelle et a annoncé en 2025 un engagement à en utiliser jusqu'à un million; Apple a entraîné les modèles de fondation derrière Apple Intelligence sur des grappes v4 et v5p et l'a dit dans ses propres rapports techniques. L'argument est simple — comme un ASIC fait l'économie de la mécanique généraliste, les TPU offrent typiquement plus de calcul par dollar et par watt que les GPU quand la charge convient, un écart qui compte davantage à mesure que la consommation énergétique de l'IA devient une contrainte forte. Le hic est l'image inversée de la section logicielle : les équipes dont la pile est profondément investie dans CUDA bougent rarement, tandis que celles déjà sur JAX ou prêtes à normaliser un flux piloté par compilateur trouvent souvent que les TPU sont la façon la moins chère d'entraîner quelque chose de gros.