TSMC a presente son roadmap de production jusqu'en 2029 au North American Technology Symposium la semaine derniere, pis les points importent pour quiconque dont le roadmap de produit depend de silicium de pointe. A13 est planifie pour entrer en production en 2029, un an apres A14, comme une amelioration incrementale par shrink optique qui livre environ 6 % de reduction de surface avec une compatibilite complete de regles de design pis electriques a A14. A12 cible aussi 2029. A16, le noeud 1,6nm que les clients AI hyperscalers avaient planifie autour, a glisse en production a 2027 depuis des cibles anterieures. Les quatre — A16, A14, A13, A12 — utilisent des transistors nanosheet, pis TSMC a explicitement declare que la compagnie s'attend pas a avoir besoin de lithographie EUV High-NA pour aucun d'entre eux. Ce dernier point est le plus strategiquement charge de toute l'annonce.
Le detail High-NA EUV importe parce que c'est une refutation directe de l'hypothese que les scanners High-NA d'ASML a 380 M$ par outil seraient la technologie de gating pour la production sub-2nm. TSMC dit qu'elle peut continuer a etirer l'EUV standard — en utilisant plus de passes multi-patterning, de meilleurs resists, pis du design-technology co-optimization plus agressif — jusqu'en 2029 a travers quatre noeuds complets. Si ca tient, la projection de revenus d'ASML sur le High-NA se deplace significativement plus tard, pis les clients qui ont deja paye le premium pour l'acces precoce au High-NA (Intel notamment) perdent une partie de la differenciation strategique sur laquelle ils pariaient. Le sous-texte competitif, c'est que TSMC est pret a absorber plus de complexite de processus plutot que de dependre d'un stack d'outils ou ASML a un monopole pis un long delai. Pour les clients IA qui achetent les puces, l'effet pratique est le meme : la capacite de production a A14 pis A13 sera pas limitee par la disponibilite de scanners High-NA, ce qui enleve un des goulots d'etranglement les plus incertains de l'histoire d'approvisionnement 2027-2029.
Le glissement d'A16 de fin 2026 a 2027, c'est la partie de l'annonce qui affecte le plus directement les plans de produit actuels. L'architecture classe Rubin de NVIDIA, les successeurs de la serie MI500 d'AMD, le cycle M5/M6 d'Apple, pis les divers puces IA internes aux hyperscalers etaient toutes en vol en supposant une rampe de production A16 sur le calendrier original. Un glissement d'un an pousse les lancements de produits correspondants pis les deploiements data-center qui en dependent. La courbe d'approvisionnement de calcul jusqu'en 2027 est maintenant probablement plus serree que ce que les projections de l'ere 2025 supposaient, avec N2 pis N2P faisant plus du gros travail plus longtemps. Rien dans tout ca change la courbe de demande pour le calcul IA, ce qui veut dire que le cout par FLOP d'entrainement s'ameliore plus lentement que ce que le roadmap precedent impliquait, pis l'economie d'inference aux tailles de modele les plus exigeantes reste plus proche des niveaux actuels jusqu'en 2027.
Pour les developpeurs, les retombees pratiques sont operationnelles, pas architecturales. Si ta strategie de produit supposait de l'inference IA moins chere en 2027 a cause d'une transition de noeud, pousse cette hypothese de timing d'un an a droite. Si tu planifiais d'attendre les puces High-NA pour commencer a designer des deploiements d'agent ou d'inference efficaces, tu peux arreter d'attendre parce que TSMC vient juste de te dire que ces puces arrivent pas dans le timeframe que tu attendais pis que l'alternative est assez bonne. La question interessante de roadmap de produit pour les 18 prochains mois, c'est quoi qui se passe au noeud A14 quand A14 est le dernier processus disponible plus longtemps que prevu originellement — y aura plus d'investissement de temps de design dans le meme noeud, ce qui veut habituellement dire des bibliotheques plus propres, du IP pre-valide meilleur, pis moins de risque foundry pour les clients de deuxieme tier. De la capacite N2/N2P/A14 pas chere pis abondante, c'est un environnement plus amical pour batir des roadmaps de produit contre que de la capacite pioneer High-NA incertaine. Planifie en consequence.