TSMC 上周在北美技术研讨会上摊出了截至 2029 年的生产路线图，对任何产品路线图依赖最尖端硅片的人来说，要点都重要。A13 计划于 2029 年投产，比 A14 晚一年，作为通过光学缩减实现的渐进式增强，相对 A14 提供约 6% 的面积缩减，并保持设计规则和电气特性向后完全兼容。A12 也瞄准 2029 年。A16，那个 AI 超大规模客户原本在围绕做规划的 1.6nm 节点，从此前的目标推迟到了 2027 年投产。四个节点——A16、A14、A13、A12——都使用 nanosheet 晶体管，而 TSMC 明确表示公司不指望任何一个需要 High-NA EUV 光刻。整篇公告里，最后这一点战略含量最高。
High-NA EUV 这个细节之所以重要，是因为它直接驳斥了"ASML 每台 3.8 亿美元的 High-NA 扫描机会成为 sub-2nm 生产关键技术"这个假设。TSMC 在说，他们可以继续把标准 EUV 拉伸——通过更多 multi-patterning 通道、更好的光刻胶、更激进的 design-technology 协同优化——一直延伸到 2029 年、跨越四个完整节点。如果这成立，ASML 在 High-NA 上的营收预测就要显著后移，那些已经为早期 High-NA 接入付了高价的客户（典型如 Intel）会失去他们押注的部分战略差异化。竞争层面的潜台词是：TSMC 愿意吸收更多工艺复杂度，也不愿依赖一个 ASML 既垄断又交期很长的工具堆栈。对买芯片的 AI 客户来说，实际效果是一样的：A14 和 A13 的产能不会被 High-NA 扫描机的可用性限制——这从 2027-2029 供应故事里去掉了一个最不确定的瓶颈。
A16 从 2026 年底滑到 2027 年，是这次公告里对当前产品计划影响最直接的部分。NVIDIA 的 Rubin 级架构、AMD 的 MI500 系列后继、Apple 的 M5/M6 周期、以及各家超大规模厂商的内部 AI 芯片，原本都在按 A16 原始时间表的产能爬坡来排进度。推迟一年，把对应的产品发布和依赖它们的数据中心部署也一并往后推。到 2027 年的算力供应曲线，现在大概率比 2025 年那一波预测假设的更紧，N2 和 N2P 要扛更多活、扛更久。但这一切都没改变 AI 算力的需求曲线，意味着每 FLOP 训练成本的下降会比原路线图暗示的更慢，最吃力的模型规模上的推理经济性，到 2027 年仍会更接近当前水平。
对开发者来说，实操层面的要点是运营性的，不是架构性的。如果你的产品策略假设 2027 年 AI 推理会因为一次节点跃迁而变便宜，把这个 timing 假设往右挪一年。如果你计划等 High-NA 启用的芯片再开始设计高效 agent 或推理部署，可以停下等了，因为 TSMC 刚告诉你那些芯片在你期望的时间窗口里来不了，而备选方案已经够好。接下来 18 个月有意思的产品路线图问题是：当 A14 比原计划更长时间内一直是最新可用工艺时，A14 节点会发生什么——同一节点上会有更多设计时间投入，这通常意味着更干净的库、更预验证好的 IP，以及对二线客户更低的代工风险。便宜、充足的 N2/N2P/A14 产能，是一个比不确定的 High-NA 先驱产能更友善的环境，用来对着做产品路线图。请相应规划。