TSMC 上週在北美技術研討會上攤出了截至 2029 年的生產路線圖，對任何產品路線圖依賴最尖端矽片的人來說，要點都重要。A13 計劃於 2029 年投產，比 A14 晚一年，作為透過光學縮減實現的漸進式增強，相對 A14 提供約 6% 的面積縮減，並保持設計規則和電氣特性向後完全相容。A12 也瞄準 2029 年。A16，那個 AI 超大規模客戶原本在圍繞做規劃的 1.6nm 節點，從此前的目標推遲到了 2027 年投產。四個節點——A16、A14、A13、A12——都使用 nanosheet 電晶體，而 TSMC 明確表示公司不指望任何一個需要 High-NA EUV 微影。整篇公告裡，最後這一點戰略含量最高。
High-NA EUV 這個細節之所以重要，是因為它直接駁斥了「ASML 每台 3.8 億美元的 High-NA 掃描機會成為 sub-2nm 生產關鍵技術」這個假設。TSMC 在說，他們可以繼續把標準 EUV 拉伸——透過更多 multi-patterning 通道、更好的光阻、更激進的 design-technology 協同最佳化——一直延伸到 2029 年、跨越四個完整節點。如果這成立，ASML 在 High-NA 上的營收預測就要顯著後移，那些已經為早期 High-NA 接入付了高價的客戶（典型如 Intel）會失去他們押注的部分戰略差異化。競爭層面的潛台詞是：TSMC 願意吸收更多製程複雜度，也不願依賴一個 ASML 既壟斷又交期很長的工具堆疊。對買晶片的 AI 客戶來說，實際效果是一樣的：A14 和 A13 的產能不會被 High-NA 掃描機的可用性限制——這從 2027-2029 供應故事裡去掉了一個最不確定的瓶頸。
A16 從 2026 年底滑到 2027 年，是這次公告裡對當前產品計劃影響最直接的部分。NVIDIA 的 Rubin 級架構、AMD 的 MI500 系列後繼、Apple 的 M5/M6 週期、以及各家超大規模廠商的內部 AI 晶片，原本都在按 A16 原始時間表的產能爬坡來排進度。推遲一年，把對應的產品發布和依賴它們的資料中心部署也一併往後推。到 2027 年的算力供應曲線，現在大概率比 2025 年那一波預測假設的更緊，N2 和 N2P 要扛更多活、扛更久。但這一切都沒改變 AI 算力的需求曲線，意味著每 FLOP 訓練成本的下降會比原路線圖暗示的更慢，最吃力的模型規模上的推理經濟性，到 2027 年仍會更接近當前水準。
對開發者來說，實操層面的要點是營運性的，不是架構性的。如果你的產品策略假設 2027 年 AI 推理會因為一次節點躍遷而變便宜，把這個 timing 假設往右挪一年。如果你計劃等 High-NA 啟用的晶片再開始設計高效 agent 或推理部署，可以停下等了，因為 TSMC 剛告訴你那些晶片在你期望的時間窗口裡來不了，而備選方案已經夠好。接下來 18 個月有意思的產品路線圖問題是：當 A14 比原計劃更長時間內一直是最新可用製程時，A14 節點會發生什麼——同一節點上會有更多設計時間投入，這通常意味著更乾淨的庫、更預驗證好的 IP，以及對二線客戶更低的代工風險。便宜、充足的 N2/N2P/A14 產能，是一個比不確定的 High-NA 先驅產能更友善的環境，用來對著做產品路線圖。請相應規劃。