TSMC ने पिछले सप्ताह उत्तर अमेरिकी प्रौद्योगिकी संगोष्ठी में 2029 तक का अपना उत्पादन रोडमैप पेश किया, और बिंदु किसी के लिए भी मायने रखते हैं जिसका उत्पाद रोडमैप अत्याधुनिक सिलिकॉन पर निर्भर है। A13 को 2029 में उत्पादन में प्रवेश करने के लिए निर्धारित किया गया है, A14 के एक साल बाद, A14 के लिए पूर्ण डिज़ाइन-नियम और विद्युत संगतता के साथ लगभग 6% क्षेत्र कमी देने वाली एक वृद्धिशील ऑप्टिकल-श्रिंक वृद्धि के रूप में। A12 भी 2029 का लक्ष्य रखता है। A16, वो 1.6nm नोड जिसके आसपास हाइपरस्केलर AI ग्राहक योजना बना रहे थे, पहले के लक्ष्यों से 2027 उत्पादन तक खिसक गया है। चारों — A16, A14, A13, A12 — नैनोशीट ट्रांज़िस्टर का उपयोग करते हैं, और TSMC ने स्पष्ट रूप से कहा कि कंपनी को इनमें से किसी के लिए भी High-NA EUV लिथोग्राफी की आवश्यकता की उम्मीद नहीं है। वो आख़िरी बिंदु पूरी घोषणा में सबसे रणनीतिक रूप से भरा हुआ है।
High-NA EUV विवरण मायने रखता है क्योंकि यह उस धारणा का प्रत्यक्ष खंडन है कि ASML के $380M-प्रति-उपकरण High-NA स्कैनर sub-2nm उत्पादन के लिए नियामक प्रौद्योगिकी होंगे। TSMC कह रहा है कि वो मानक EUV को खींचता रह सकता है — अधिक मल्टी-पैटर्निंग पास, बेहतर रेज़िस्ट और अधिक आक्रामक डिज़ाइन-प्रौद्योगिकी सह-अनुकूलन का उपयोग करके — चार पूर्ण नोड्स में 2029 तक। यदि यह टिकता है, तो ASML का High-NA पर राजस्व पूर्वानुमान सार्थक रूप से बाद में स्थानांतरित होता है, और जो ग्राहक पहले से ही प्रारंभिक High-NA पहुँच के लिए प्रीमियम का भुगतान कर चुके हैं (विशेष रूप से Intel) उन रणनीतिक भेदभाव के कुछ हिस्से खो देते हैं जिन पर वे दांव लगा रहे थे। प्रतिस्पर्धी उपपाठ यह है कि TSMC एक उपकरण स्टैक पर निर्भर होने के बजाय अधिक प्रक्रिया जटिलता को अवशोषित करने को तैयार है जहाँ ASML का एकाधिकार और लंबा प्रतीक्षा समय है। चिप ख़रीदने वाले AI ग्राहकों के लिए, व्यावहारिक प्रभाव वही है: A14 और A13 पर उत्पादन क्षमता High-NA स्कैनर उपलब्धता द्वारा सीमित नहीं होगी, जो 2027-2029 आपूर्ति कहानी से सबसे अनिश्चित बाधाओं में से एक को हटा देती है।
A16 का 2026 के अंत से 2027 में खिसकना घोषणा का वो हिस्सा है जो वर्तमान उत्पाद योजनाओं को सबसे प्रत्यक्ष रूप से प्रभावित करता है। NVIDIA की Rubin-वर्ग आर्किटेक्चर, AMD की MI500 श्रृंखला उत्तराधिकारी, Apple का M5/M6 चक्र, और विभिन्न हाइपरस्केलर-आंतरिक AI चिप्स सभी मूल समय-सारिणी पर A16 उत्पादन रैंप मानते हुए उड़ान में थे। एक साल का खिसकना संबंधित उत्पाद लॉन्च और उन पर निर्भर डेटा-केंद्र तैनातियों को आगे धकेलता है। 2027 तक compute आपूर्ति वक्र अब 2025-युग के अनुमान जो मानते थे उससे अधिक तंग होने की संभावना है, N2 और N2P अधिक भारी काम लंबे समय तक कर रहे हैं। इसमें से कुछ भी AI compute के लिए मांग वक्र को नहीं बदलता, जिसका मतलब है कि प्रति प्रशिक्षण FLOP लागत पिछले रोडमैप से धीमी गति से सुधरती है, और सबसे अधिक मांग वाले मॉडल आकारों पर इन्फ़रेंस अर्थशास्त्र 2027 तक वर्तमान स्तरों के क़रीब रहते हैं।
डेवलपर्स के लिए, व्यावहारिक निष्कर्ष परिचालन हैं, वास्तुकला नहीं। यदि आपकी उत्पाद रणनीति ने नोड संक्रमण के कारण 2027 में सस्ती AI इन्फ़रेंस मानी थी, तो उस समय की धारणा को एक साल दाईं ओर धकेलें। यदि आप कुशल एजेंट या इन्फ़रेंस तैनातियों को डिज़ाइन करना शुरू करने के लिए High-NA-सक्षम चिप्स की प्रतीक्षा करने की योजना बना रहे थे, तो आप प्रतीक्षा करना बंद कर सकते हैं क्योंकि TSMC ने अभी आपको बताया कि वो चिप्स आपके अपेक्षित समय-सीमा में नहीं आ रहे हैं और विकल्प पर्याप्त अच्छा है। अगले 18 महीनों के लिए दिलचस्प उत्पाद-रोडमैप प्रश्न यह है कि A14 नोड पर क्या होता है जब A14 मूल रूप से योजना से अधिक समय तक नवीनतम उपलब्ध प्रक्रिया है — उसी नोड में अधिक डिज़ाइन-समय निवेश होगा, जिसका आमतौर पर मतलब है साफ़ लाइब्रेरी, बेहतर पूर्व-मान्य IP, और दूसरे टियर के ग्राहकों के लिए कम फाउंड्री जोखिम। सस्ती, प्रचुर N2/N2P/A14 क्षमता उत्पाद रोडमैप बनाने के लिए अनिश्चित High-NA पायनियर क्षमता की तुलना में अधिक मित्रवत वातावरण है। तदनुसार योजना बनाएँ।